

(19)日本国特許庁 (J P)

(12) 公表特許公報 (A)

(11)特許出願公表番号  
特表2002-515988  
(P2002-515988A)

(43)公表日 平成14年5月28日(2002.5.28)

(51)Int.Cl. <sup>7</sup>	識別記号	F I	テマコード* (参考)
G 0 9 G	5/00	G 0 9 G 1/16	V
	1/16	H 0 4 N 7/01	G
	5/391	G 0 9 G 5/00	5 2 0 V
H 0 4 N	7/01		

審査請求 未請求 予備審査請求 有 (全 51 頁)

(21)出願番号	特願平11-509813	(71)出願人	シラス・ロジック・インコーポレーテッド アメリカ合衆国カリフォルニア州94538フ レモント・ウエストウオレンアベニュー 3100
(86) (22)出願日	平成10年6月18日(1998.6.18)	(72)発明者	ケ, リガン アメリカ合衆国テキサス州78736オーステ イン・ケンプウッドドライブ11510
(85)翻訳文提出日	平成11年12月24日(1999.12.24)	(72)発明者	ルツツ, ユルゲン・エム アメリカ合衆国テキサス州78736オーステ イン・マーミングクリーク9501
(86)国際出願番号	P C T / U S 9 8 / 1 2 8 1 6	(74)代理人	弁理士 小田島 平吉 (外1名)
(87)国際公開番号	W O 9 9 / 0 0 7 8 5		
(87)国際公開日	平成11年1月7日(1999.1.7)		
(31)優先権主張番号	0 8 / 8 8 6 , 1 1 3		
(32)優先日	平成9年6月27日(1997.6.27)		
(33)優先権主張国	米国 (U S)		

最終頁に続く

(54)【発明の名称】 漸進的に走査された (progressive scanned) 画像のテレビジョン用入力フ  
ォーマットへの変換用のシステムと方法

(57)【要約】

コンピュータグラフィックス用フォーマットからテレビ  
ジョン用フォーマットへグラフィックスを変換するた  
めのシステムと方法を開示する。特に、パーソナルコン  
ピュータ【ピーシー (PC)】グラフィックス用フォーマ  
ットを異なる解像度のテレビジョン【テーバイ (TV)】用  
フォーマットに尺度変換するためのそしてインターレー  
スされたテーバイフォーマットに整合させるためのイン  
ターレースされてないピーシーグラフィックスをインター  
レースする変換過程によるフリッカを低減するための  
改良された尺度変換及びフリッカ低減のシステムと方法  
が開示される。ピーシーの解像度のフォーマットからテ  
ーバイの解像度のフォーマットへのグラフィックスを変  
換するための条件付き尺度変換技術を使用することによ  
り該尺度変換実施部は所要ラインバッファを減らすこと  
ができる。該フリッカ低減実施部は、画像の種々の部  
分が種々のフリッカ低減をそしてフリッカ低減と解像度  
との間の種々のトレードオフ (trade off) を持つこと  
ができるように多数のフィルタ間を選択する2次元の適  
応型フィルタを提供する。開示されたシステムと方法と




Figure 1B

【特許請求の範囲】

1. インターレースされてない画像を異なる解像度のインターレースされたフォーマットに変換するための尺度変換及びフリッカ低減システムにおいて、

画像内の各画素に該各画素を含む画素条件に依る尺度変換因数を条件付きで印加する条件付き尺度変換回路と、

前記尺度変換回路から尺度変換された画像データを受信し、前記尺度変換された画像データ内の各画素の周りの (around each pixel) 2次元窓 (two-dimensional window) を使用し、前記2次元窓内の画素条件に依って各前記画素用の複数のフリッカ低減フィルタの1つを選択する、適応型フリッカ低減回路とを具備していることを特徴とする尺度変換及びフリッカ低減システム。

2. インターレースされた画像に変換されるインターレースされてない画像のフリッカを低減するためのフリッカ低減システムにおいて、

画像の少なくとも2本のラインからの画素値を表す画像データを受信するフリッカ低減フィルタを具備しており、前記フリッカ低減フィルタは各フィルタが前記フリッカ低減フィルタ用に異なる周波数応答を供給する様な少なくとも2つの選択可能な該フィルタを備えており、

前記画像の少なくとも2本のラインから画素値を表す画像データを受信しそしてフィルタ選択信号を出力として有するフィルタ選択回路を具備しており、前記フィルタ選択信号は前記画像データに依っておりそして前記フィルタの1つを選択するために前記フリッカ低減フィルタに印加されることを特徴とするフリッカ低減システム。

3. 請求項2のフリッカ低減システムに於いて、前記フィルタ選択回

路が2次元の適応型のフィルタ選択を提供するために現在処理される画素の周りの2次元窓内の水平及び垂直の画素条件を使用することを特徴とするフリッカ低減システム。

4. 請求項3のフリッカ低減システムに於いて、前記2次元の窓が前記現在処理されている画素の周りには中心を合わせられてないことを特徴とするフリッカ低減システム。

5. 請求項4のフリッカ低減システムに於いて、前記2次元の窓が水平にスライドする2次元窓であることを特徴とするフリッカ低減システム。

6. 請求項3のフリッカ低減システムが更に、現在入力されつつあるラインからの画素値を記憶する現在のバッファと、そして前のラインからの画素値を記憶する少なくとも1つのラインバッファとを有しており、前記現在のバッファと前記少なくとも1つのラインバッファとは少なくとも2本のラインからの画素値を表す前記画像データを前記フリッカ低減フィルタと前記フィルタ選択回路とに供給することを特徴とするフリッカ低減システム。

7. 請求項6のフリッカ低減システムに於いて、前記フィルタ選択回路は前記フィルタ選択信号を作るために伝播時間(propagation time period)を必要とし、そして前記フリッカ低減フィルタは前記伝播時間に基づき(to account for said propagation time)時間遅延された仕方前記画像データを受信することを特徴とするフリッカ低減システム。

8. 請求項2のフリッカ低減システムに於いて、前記画像データはインターレースされてないコンピュータグラフィックス(computer graphics)データを有することを特徴とするフリッカ低減システム。

9. 請求項8のフリッカ低減システムに於いて、前記インターレースされてないコンピュータグラフィックス(computer graphics)データはアールジービー(RGB)グラフィックスデータから変換されたワイシービーシーアール(YCbCr)データのルーマ(luma) [ワイ(Y)]成分であることを特徴とするフリッカ低減システム。

10. 請求項2のフリッカ低減システムに於いて、前記少なくとも2つのフィルタは隣接する画素値間のシャープな変化(sharp changes)を有する画像の部分用の第1のフィルタと、そして隣接する画素値間のスムーズな変化(smooth changes)を有する画像の部分用の第2のフィルタとを備えることを特徴とするフリッカ低減システム。

11. 請求項6のフリッカ低減システムに於いて、前記フリッカ低減フィルタは異なる周波数応答を有する4つの異なり選択可能なフィルタを提供するために

4つの選択可能なセットのフィルタ係数を有する5タップエフアイアールフィルタ (5-tap FIR filter) であることを特徴とするフリッカ低減システム。

12. 請求項11のフリッカ低減システムに於いて、前記セットのフィルタ係数の1つはパススルー (pass-through) フィルタであることを特徴とするフリッカ低減システム。

13. 請求項2のフリッカ低減システムに於いて、前記フリッカ低減フィルタが3つの選択可能なセットのフィルタ係数を有する3タップエフアイアールフィルタ (3-tap FIR filter) と前記3タップエフアイアールフィルタに接続されたベースエフアイアール (base FIR filter) とを備えることを特徴とするフリッカ低減システム。

14. 請求項2のフリッカ低減システムに於いて、前記フィルタ選択

回路が画素毎ベースで1セットのフィルタパラメータを適応式に選択するために画素毎ベースでの前記フィルタ選択信号を供給することを特徴とするフリッカ低減システム。

15. インターレースされた画像に変換されたインターレースされてない画像の中のフリッカを低減するための方法において、

画像の少なくとも2本のラインから画素値を表す画像データを受信する過程と

、

少なくとも2つの選択可能なフィルタを有するフリッカ低減フィルタを供給するが、各該フィルタは前記フリッカ低減フィルタ用に異なる周波数応答を供給する場合の該フリッカ低減フィルタを供給する過程と、そして

該画素値の比較に基づいて前記少なくとも2つの選択可能なフィルタの1つを選択する過程とを具備することを特徴とする方法。

16. 請求項15の方法に於いて、前記供給する過程が4つの選択可能なフィルタを供給するために4セットの選択可能なフィルタパラメータを有するフリッカ低減フィルタを供給する過程を備えることを特徴とする方法。

17. 請求項16の方法に於いて、前記選択する過程が、垂直に隣接している第2に続くラインからの画素と第1に続くラインからの画素

との対を比較する過程と、

前記比較の結果に対応する値を記憶する過程と、

垂直に隣接している前記第 1 に続くラインからの画素と現在処理されている (currently processed) ラインからの画素との対を比較する過程と、

前記比較の結果に対応する値を記憶する過程と、

垂直に隣接している前記現在処理されているラインからの画素と第 1 に前の (first previous) ラインからの画素との対を比較する過程と、

前記比較の結果に対応する値を記憶する過程と、

垂直に隣接している前記第 1 に前のラインからの画素と第 2 に前のラインからの画素との対を比較する過程と、

前記比較の結果に対応する値を記憶する過程と、

前記画像を水平に横切る多数の画素に対し前記比較と前記記憶とを繰り返す過程と、そして

前記比較と前記記憶された値とに基づいて前記 4 セットの選択可能なフィルタパラメータの 1 つを選ぶ過程とを備えることを特徴とする方法。

18. 請求項 15 の方法に於いて、前記選択する過程が前記少なくとも 2 つの選択可能なフィルタの 1 つを選択するために現在処理されている画素の周りの 2 次元窓を使用する過程を備えることを特徴とする方法。

19. 画像データを望ましい出力解像度に変換するための尺度変換システムにおいて、

入力としての画素値と尺度変換された出力値を規定する少なくとも 2 セットの選択可能な尺度変換係数とを備える尺度変換ブロックと、そして

前記画素値に関する少なくとも 1 つの条件に依って前記少なくとも 2 セットの選択可能な尺度変換係数の 1 つを選択する係数選択回路とを具備することを特徴とする尺度変換システム。

20. 請求項 19 の尺度変換システムに於いて、前記画素値は垂直に隣接した画素値であることを特徴とする尺度変換システム。

21. 請求項19の尺度変換システムが、更に前のラインの画素値を記憶しそして前記前のラインの画素値を前記尺度変換ブロックへ供給するラインバッファを具備することを特徴とする尺度変換システム。

22. 請求項19の尺度変換システムに於いて、前記条件は前記垂直に隣接した画素値間の差であることを特徴とする尺度変換システム。

23. 請求項22の尺度変換システムが第1及び第2セットの選択可能な尺度変換係数を有し、もし前記差が予め決められた値より大きい場合は前記第1セットの尺度変換係数が前記尺度変換ブロックにより適用され、そしてそうでない場合は前記第2セットの尺度変換係数が適用されることを特徴とする前記システム。

24. 請求項19の尺度変換システムに於いて、前記2セットの選択可能な尺度変換係数の1つを選択するために前記係数選択回路は画素毎のベースで (on a per-pixel basis) 動作可能であることを特徴とする尺度変換システム。

25. 請求項20の尺度変換システムに於いて、前記垂直に隣接した画素値は現在処理されつつある現在の画素値と、そして前記画像内の前記現在の画素値に対して前のライン内の画素とを含んでいることを特徴とする尺度変換システム。

26. 請求項25の該尺度変換システムに於いて、前記前のラインは前記画像内の前記現在の画素値に対し第1に前にあるラインであることを特徴とする尺度変換システム。

27. 請求項19の該尺度変換システムに於いて、前記画像データはコンピュータグラフィックスデータ (computer graphics data) でありそして前記望ましい出力解像度はテレビジョン入力フォーマットに基づ

くことを特徴とする尺度変換システム。

28. 請求項27の該尺度変換システムに於いて、前記コンピュータグラフィックスデータはアールジービー (RGB) コンピュータグラフィックスデータから変換されたワイシービーシーアール (YCbCr) コンピュータグラフィックスデータのルーマ (luma) {ワイ (Y)} 成分であることを特徴とする尺度変換システム。

29. 画像データを望ましい出力解像度に尺度変換するための方法が、  
画像から画素値を受信する過程と、  
少なくとも2セットの選択可能な尺度変換係数を有する尺度変換ブロックを供給する過程と、  
前記画素値を解析する過程と、  
前記画素値に関する条件に依って前記尺度変換ブロック用に前記セットの選択可能な尺度変換係数の1つを選択する過程と、  
条件付きで尺度変換される出力値を発生するために前記選択されたセットの尺度変換係数を前記尺度変換ブロックを通して適用する過程とを具備することを特徴とする画像データを望ましい出力解像度に尺度変換するための方法。  
30. 請求項29の方法に於いて、前記選択する過程がもし前記条件が満たされる場合は第1セットの尺度変換係数を選択する過程を、そしてもし前記条件が満たされない場合は第2セットの尺度変換係数を選択する過程を備えていることを特徴とする方法。  
31. 請求項30の該方法に於いて、前記条件は現在処理されている画素値と、垂直に隣接して前記現在処理されている画素値に対し第1に前にあるライン内の画素値との差が予め決められた量より多いかど

うかであり、そして前記第1セットの尺度変換係数は前記現在の処理されている画素値を尺度変換なしに渡し (passes)、そして前記第2セットの尺度変換係数は前記現在処理されている画素値と前記垂直に隣接している画素値との加重平均値 (weighted average) を発生することを特徴とする方法。

32. 請求項29の方法が更に、バリッドである及びバリッドでないラインを識別するために画素値の各ライン用に出力制御信号を発生する過程を具備することを特徴とする方法。

33. 請求項32の方法に於いて、前記発生する過程が奇数ラインの偶数フレーム及び偶数ラインの奇数フレームをインターレース作用機構としてインバリッドと (as invalid as an interlacing mechanism) 識別する過程を備えることを特徴とする方法。



34. コンピュータ用にフォーマットされた画像をテレビジョン用にフォーマットされた画像に変換する中で使用するためのグラフィックス処理システムにおいて、

入力としてコンピュータグラフィックスデータを有する入力インターフェースと、

前記コンピュータグラフィックスデータを受信するために前記入力インターフェースと接続されそして条件付きで尺度変換された画像データを出力として有する条件付き尺度変換回路とを具備しており、前記条件付き尺度変換回路は画像内の隣接する画素値に依って条件付きで適用される尺度変換値を有しており、該処理システムは又

前記条件付きで尺度変換される画像データを入力としてそしてフリッカを低減された画像データを出力として有する適応型フリッカ低減フイ

ルタを具備しており、前記フリッカ低減フィルタは垂直及び水平に隣接する画素値の値に関連する条件に依る少なくとも2セットの選択可能なフィルタパラメータを有しており、該処理システムは更に

前記フリッカを低減された画像データを入力としてそしてライン速度 (line rate) を調節されたデータを出力として有するレート変換器 (rate converter) を具備しており、前記ライン速度を調節されたデータは望ましいテレビジョン用フォーマットのためのライン速度と実質的にコンパチブル (compatible) であり、そして該処理システムはなお更に

前記ライン速度を調節されたデータを入力としてそしてテレビジョン出力データを出力として有するテレビジョン出力インターフェースを具備しており、前記テレビジョン出力データは前記望ましいテレビジョン用フォーマットと実質的にコンパチブルであることを特徴とするグラフィックス処理システム。

35. 請求項34の該グラフィックス処理システムに於いて、前記コンピュータグラフィックスデータは漸進的な走査フォーマットでありそして前記望ましいテレビジョン用フォーマットはインターレースされたフォーマットであることを特徴とするグラフィックス処理システム。



36. 請求項34の該グラフィックス処理システムに於いて、前記コンピュータグラフィックスデータはアールジービー（RGB）コンピュータグラフィックスフォーマットであることを特徴とするグラフィックス処理システム。

37. 請求項36の該グラフィックス処理システムが更に、前記アールジービー（RGB）コンピュータグラフィックスフォーマットでの前記コンピュータグラフィックスデータを入力として有しそしてワイシービー

ーシーアール（YCbCr）データを出力として有するアールジービー対ワイシービーシーアール変換器を具備することを特徴とするグラフィックス処理システム。

38. テレビジョン用フォーマットとコンパチブルな画像出力を供給するパーソナルコンピュータシステムにおいて、

内部バスを通して相互に接続された中央処理ユニットと、メモリーと、入力装置と、そして記憶装置と、そして

前記内部バスに接続されインターレースされてないコンピュータグラフィックスデータを望ましいインターレースされたテレビジョン用フォーマットに変換するグラフィックス処理システムとを具備しており、前記グラフィックス処理システムは

画像内の画素値に関連する条件に依る尺度変換値を条件付きで適用する条件付き尺度変換回路と、そして

前記画像内の画素値に関連する2次元の条件に依る少なくとも2つの選択可能なセットのフィルタパラメータの1セットを適用する適応型のフリッカ低減回路とを備えていることを特徴とするパーソナルコンピュータシステム。

39. グラフィックス処理のために、コンピュータ用にフォーマットされた画像をテレビジョン用にフォーマットされた画像に変換するための方法において、

画像を表すコンピュータグラフィックスデータを受信する過程と、

前記画像内の隣接した画素値に基づき条件付けされた尺度変換因数（scaling factor）を前記コンピュータグラフィックスデータに適用する過程と

前記画像内の垂直及び水平に隣接した画素値の値に依るフィルタパラメータを

有するフリッカ低減フィルタを前記コンピュータグラフィックスデータに適用する過程と、そして  
変換された画像データを前記望ましいテレビジョン用フォーマットで出力する過程とを具備することを特徴とする方法。

#### 【発明の詳細な説明】

漸進的に走査された（progressive scanned）画像のテレビジョン用入力フォーマットへの変換用のシステムと方法

発明の背景技術

発明の属する技術分野

本発明はインターレースされてない（non-interlaced）コンピュータグラフィックス（computer graphics）のオールジービー（RGB）（赤－緑－青）データの様な、漸進的に走査された画像を、インターレースされた（interlaced）テレビジョン用入力フォーマット（formats）の様な、インターレースされたフォーマットとコンパチブル（compatible）な信号に変換するためのシステムと方法に関する。特に、本発明はコンピュータの解像度（resolution）のフォーマットの画像をテレビジョンの解像度のフォーマットに尺度変換（scale）するためとそしてインターレースされてないコンピュータグラフィックスのデータから変換されたインターレースされたテレビジョン画像内のフリッカ（flicker）を低減するためとのシステムと方法に関する。

従来技術の説明

パーソナルコンピュータ {ピーシーエス（PCs）} の初期の頃は、多くのピーシーエスはディスプレイ装置（display device）としてテレビジョン {テーブイエス（TVs）} を使用した。しかしながら、ピーシーエスに対する解像度要求が高まると、高解像度ピーシーグラフィックス（PC graphics）のディスプレイ用に特殊なモニター（monitors）が開発された。ピーシーのモニターとテーブイエスは僅かな関連しかない別個のフォーマット標準を有する別個の電子装置となった。

コンピュータグラフィックス用ディスプレイ装置としてピーシーがテーブイを使用出来ることが望ましい様な応用が今や存在する。テーブイ出力信号用の1つの応用は大勢の聴衆に（テキスト付き又は無しの）ピーシーグラフィックスを示すのに大型スクリーンのテーブイが好ましいビジネス展示での使用である。又ピーシーグラフィックスを表示するためにテーブイを使用してもよい低コストの家

庭用ピーシーエス用のニーズ (needs) がある。加えて、マルチメディア (multi-media) テーバイ、対話型 (interactive) テーバイそしてインターネットサービス (internet service) の様な、出現する新しいテーバイサービス (TV services) はピーシーグラフィックスを表示するためにテーバイエスを要する。しかしながら、ピーシーグラフィックスの標準 {例えば、ブイジーエイ (VGA)、エスブイジーエイ (SVGA) 他} とテーバイの標準 {例えば、エヌテーエスシー (NTSC)、パル (PAL)、セカム (SECOM)、他} との発散はテーバイエス上にピーシーグラフィックスを表示することを可成り複雑化している。標準の差異のために、普通のテーバイエンコーダ (TV encoder) によりテーバイ信号へコード付けされる (encoded) 前にピーシーグラフィックスデータを処理する必要がある。

この変換を行うためには、ピーシーグラフィックス (PC graphics) は、該ピーシーグラフィックス (PC graphics) の画像の解像度が該テーバイ (TV) で使用される解像度と整合するように尺度変換 (scale) される必要がある。尺度変換は該テーバイ (TV) スクリーンの縁辺部 (edge) で情報が少ししか又は全く失われないようにすることが望ましい。例えば、640×480のブイジーエイ (VGA) フォーマット (水平に差し渡しで640画素、垂直に下まで480画素の) のピーシーグ

ラフィックス (PC graphics) を640×400のエヌテーエスシー (NTSC) テーバイ (TV) フォーマットにに変換することを考えて見る。該ピーシーグラフィックス (PC graphics) 画像が該テーバイ (TV) フォーマット解像度に尺度変換されない場合、該ピーシーグラフィックス (PC graphics) 画像のほんの1部しか該テーバイ (TV) スクリーンでは視認されない。この結果は受け入れられないがそれは、アイコン (icons) やメニュー (menus) の様な必要な情報が該テーバイ (TV) スクリーンの範囲外にありユーザーに利用出来ないからである。かくして、希望するテーバイ (TV) 解像度のフォーマットに整合するように該ピーシーグラフィックス (PC graphics) 画像を尺度変換出来ることが望ましくそしてピーシー内のグラフィックス処理回路用に典型的に必要である。

ピーシーグラフィックス (PC graphics) をテーバイ (TV) ディスプレーフオ

フォーマットに変換するために、インターレースされてない信号をインターレースされた信号に変換することも典型的に必要である。これが必要なのはピーシーグラフィックス (PC graphics) 標準がインターレースされてない、漸進的な走査フォーマットを採用する一方、テレビ (TV) 標準はインターレースされる走査フォーマットを採用しているからである。しかしながら、このインターレース作用の変換は変換された画像にフリッカー問題を発生することが多い。例えば、ピーシーグラフィックス (PC graphics) 標準は知覚されるフリッカのないことを保証するために、60 Hz 以上の様な、比較的高い再生速度 (refresh rate) で再生されるインターレースされないグラフィックスを提供する。対照的に、多くのテレビ (TV) 標準はエヌテーエスシー (NTSC) / パル (PAL) フォーマット用の 30 / 25 Hz の様な、遙かに低いフレー

ム再生速度を提供している。更に、典型的ピーシーグラフィックス (PC graphics) が高コントラストの垂直隣接画素を含む事実は該ピーシーグラフィックス (PC graphics) のインターレース作用後に2つのフィールド (field) の唯1つの線又は縁が現れる結果となる。これはフレーム当たり唯1回該ライン又は縁が再生されることになる。エヌテーエスシー / パル (NTSC/PAL) は 30 / 25 Hz のフレーム速度 (frame rate) で動作するので、この様な1画素水平ライン又は縁の再生速度は 30 / 25 Hz にしか過ぎず、それはそれらを人間の眼がフリッカ無しと知覚するには不十分である。インターレース作用の変換を行う際、従って、インターレースなし対インターレースありの変換過程を通して導入されるフリッカの量を減らすためにフリッカ低減を実施することが望ましい。

従来種々の尺度変換及びフリッカ低減技術が使用されて来た。従来の尺度変換を実施するには該テレビ (TV) 解像度フォーマットに整合するために該ピーシーグラフィックス (PC graphics) 画像を垂直及び水平の両方に尺度変換するために隣接画像画素に加重平均化を適用する (apply weighted averages) のが典型的であった。従来のフリッカ低減実施部はフレーム記憶能力を有するスキャンコンバータ (scan converter) を使用して来た。このフレームをベースとするフリッカ低減法は高品質テレビ (TV) 画像を作るのみならず、そのグラフィック

スインターフェース要求に於ける特別の柔軟性を有するが、フレーム記憶部をもたらすためにシリコン素子に要求される大きなサイズの故に費用効果的でない。又フリッカ低減実施部は該グラフィックス源を限定する方法を使用して来た。例えば、この様な方法はインターレースされたフィー

ルド (field) のライン上の各表示点を次ぎのフィールドの垂直に隣接するライン上の点と垂直に対となるように限定している。他のフリッカ低減実施部は、隣接画素間の比較的スムーズな垂直のコントラストを発生するために元のグラフィックスの垂直な高周波成分を外へフィルタする (filter out) ためのローパスフィルタを使用して来た。このローパスフィルタ処理はライン平均化又は類似の技術を含んでいる。又該ローパスフィルタにより供給される値を調整するために垂直に隣接する画素値の予め決められた条件の関数として分数制御係数 (fractional control coefficient) が適用される。

種々の欠点がこれらの従来の尺度変換及びフリッカ低減実施部に付随している。例えば、従来の尺度変換実施部は尺度変換機能を達成するために必要なラインバッファ (line buffer) 用に大きなシリコン面積を要する欠点がある。従来のフリッカ低減実施部は、テキスト (text) と、連続調 (continuous tone) の信号及びグラフィックスを含む混合画像の様な、広範に変化する画素条件を有する画像ではフリッカを適当に取り扱うことが出来ない欠点がある。更に、従来のフリッカ低減実施部は、変換された画像で各々が著しくフリッカに影響する該画像内の水平及び垂直画素条件に対応しない。

必要なことは大きなシリコン面積を要することなく 1 つの解像度からもう 1 つへ画像を尺度変換出来て、混合画像のフリッカを適当に取り扱える、そしてフリッカの低減に際し水平のみならず垂直の画素条件を考慮出来る様な、改良された尺度変換とフリッカ低減実施部である。

#### 発明の概要

本発明に依ると、インターレースされない画像の異なる解像度のイン

ターレースされたフォーマットへの変換用のシステム及び関連の方法は条件付き

尺度変換回路と２次元の適応型フリッカ低減回路とを有している。

該条件付き尺度変換システムは画像データを望ましい出力解像度に変換しそして尺度変換された出力値を規定する少なくとも２セットの選択可能な尺度変換係数（scaling coefficients）と該画素値に関する少なくとも１つの条件に依り該セットの選択可能な尺度変換係数の１つを選択する係数選択回路とを有する尺度変換ブロックを備えている。該フリッカ低減システムはインターレースされた画像に変換されたインターレースされない画像のフリッカを低減しそして各フィルタが異なる周波数応答をフリッカ低減フィルタに提供するような少なくとも２つの選択可能なフィルタを有する該フリッカ低減フィルタと、該画像の少なくとも２本のラインから画素値を表す画像データを受信しそして該フィルタの１つを選択するために該フリッカ低減フィルタにフィルタ選択信号を印加するフィルタ選択回路とを備えている。

図面の簡単な説明

図１Ａは本発明に依るグラフィックス処理システムを有するパーソナルコンピュータ〔ピーシー（PC）〕システムのブロック図である。

図１Ｂは本発明に依る尺度変換ブロックとフリッカ低減ブロックとを有するテレビジョングラフィックス処理回路を備えるグラフィックス処理システムのブロック図である。

図２Ａは本発明に依るピーシーグラフィックス（PC graphics）データの明るさ成分用の尺度変換実施部の実施例のブロック図である。

図２Ｂは本発明に依るピーシーグラフィックス（PC graphics）デー

タの彩度（chroma）成分用の尺度変換実施部の実施例のブロック図である。

図３Ａは本発明に依るフリッカ低減実施部の実施例のブロック図である。

図３Ｂは本発明に依るフリッカ低減実施部で使用されてもよい４つのフィルタの周波数応答図である。

図３Ｃは本発明に依るフリッカ低減実施部で使用されてもよいフィルタ設計の実施例のブロック図である。

図３Ｄは本発明に依るフリッカ低減実施部でラインバッファ要求を減少させ



るため使用されてもよいラインバッファー実施部の実施例のブロック図である。

図4Aは本発明に依るラインバッファー要求を減少させるフリッカ低減実施部の代替の実施例のブロック図である。

図4Bは本発明に依るフリッカ低減実施部でのラインバッファー要求を減少させるため使用されてもよいベースフィルタ設計のブロック図である。

図5は漸進的に走査される画像フォーマットとインターレースされる画像フォーマットでの画素構成例の図である。

図6Aは本発明に依る水平ラインの画素に対するスライドしない2次元窓 (two-dimensional window) の図である。

図6Bは本発明に依る水平ラインの画素に対するスライドする2次元窓の図である。

#### 好ましい実施例の説明

図1Aは本発明に依るグラフィックス処理システム100を有するパ

ーソナルコンピュータ [ピーシー (PC)] システム150のブロック図である。ピーシー (PC) システム150は内部バス158を通して相互にそしてグラフィックス処理システム100と通信する、記憶装置152 [例えば、ハードディスク、シーデーロム (CDROM)]、メモリー156 [例えば、ランダムアクセスメモリー (random access memory)]、入力装置154 (例えば、キーボード、マウス)、そして中央処理ユニット [シーピーユー (CPU)] 160 (例えば、マイクロプロセサー) を有している。グラフィックス処理システム100はテレビジョン出力データ111をテレビジョン [テーブイ (TV)] 162に及び/又はモニター出力データ125をモニター164に供給する。本発明は特にパーソナルコンピュータ [ピーシー (PC)] グラフィックスフォーマットをテレビジョン [テーブイ (TV)] フォーマットに変換するために有利であるが、本発明は又1つのフォーマットの画像がもう1つのフォーマットの解像度と整合するために垂直及び水平の尺度変換を要する場合及びインターレースされないフォーマットの画像がインターレースされるフォーマットへの変換を要する場合にも適用可能である。

図1Bはテレビ（TV）グラフィックス処理回路102を含むグラフィックス処理システム100のブロック図である。グラフィックス処理システム100は、ピーシーシステム150の内部バス158からコンピュータグラフィックスデータ121を取るためそして望ましい出力フォーマット（例えば、バイジーエイ（VGA）、エスバイジーエイ（SVGA）、他）でモニター出力データ125をモニター164に供給するために入力インターフェース120と、グラフィックス処理回路122と、そして出力インターフェース124とを有する。テレビグラフィックス処

理回路102は出力データ111を望ましいフォーマット（例えば、エヌテーエスシー（NTSC）／パル（PAL））でテレビジョンの該エンコーダ入力162に供給する。該テレビグラフィックス処理回路102はアールジービー（RGB）対ワイシービーシーアール（YCbCr）変換器104、尺度変換ブロック106、フリッカ低減ブロック108、レート変換器（rate converter）109、そしてテレビジョン出力インターフェース110を有している。アールジービー（RGB）データ123はグラフィックス処理回路122により供給される。

ピーシーグラフィックス（PC graphics）フォーマットは典型的にインターレースされないアールジービー（RGB）（赤－緑－青）データ（ガンマ修正（gamma correction）を有するか又は有しない）を該データフォーマットとして採用している。このインターレースされてないアールジービー（RGB）データはピーシーモニターに供給されそしてテキストを含んでも又は含まなくてもよいが高解像度画像の表示を可能にする。この同じ情報を標準テレビ入力デコーダが理解するフォーマットで供給するためには、コンピュータシステムは典型的に最初に該インターレースされてないアールジービーデータを画素づつのベースで（pixel-by-pixel basis）ルーマ（luma）と彩度（chroma）との色空間成分（color space component）に変換する。ルーマ成分（ワイ（Y））は該画素の明るさ（brightness）を表す。該彩度成分（ワイシービーシーアール（CbCr））は該画素の青色差（blue color difference）（ワイシービー（Cb））と該画素の赤色差（red color difference）（ワイシーアール（Cr））を表す。かくして、該アールジービーデータは明る

さと2つの色差の信号〔ワイシービーシーアール (YCbCr) 〕に変換される。又コンピュータシステ

ムは、該グラフィックス情報に何んらかの尺度変換及びフリッカ低減を適用する前に、該結果的な4:4:4ワイシービーシーアールデータを更に4:2:2ワイシービーシーアール (YCbCr) データ (又成分当たりデータの他の比 $n_1:n_2:n_3$ を使用してもよい) に変換してもよい。本発明の説明は該尺度変換とフリッカ低減実施部への入力として8ビットのビット幅を有するワイシービーシーアール (YCbCr) グラフィックスデータに向けられているが、他のデータ構成とビットサイズが本発明で使用されることも可能である。

図2Aと2Bはそれぞれルーマ〔ワイ (Y) 〕尺度変換回路106aと彩度〔シービーシーアール (CbCr) 〕尺度変換ブロック106bのブロック図を示す。尺度変換が適用される前に、1つの多重化されたワイシービーシーアール (YCbCr) グラフィックスデータは最初にルーマ (明るさ) 及び彩度 (色) 信号に分離される。次いで該ルーマ及び彩度信号に付いて別々に尺度変換が行われる。

ルーマ〔ワイ (Y) 〕尺度変換回路106aでは、インターレースされないピーシーグラフィックス (PC graphics) ルーマ〔ワイ (Y) 〕値221は、通常のラスタースキャン (raster-scan) によってなされる様に、水平の尺度変換回路220へラインづつ供給される。水平尺度変換用には、もし望ましい場合は、水平の尺度変換ブロック224の前に従来のアンチエイリアシング (anti-aliasing) フィルタ222を適用してもよい。水平尺度変換ブロック224は式 $y_c = a_1 * y_1 + b_1 * y_0$ に依って水平に尺度変換された出力231〔ワイシー (yc) 〕を形成するために尺度変換係数ブロック226からの係数 (coefficients) ( $a_1, b_1$ ) を水平に隣接する画素値 ( $y_1, y_0$ ) に適用する。該値"y0"は現在処理さ

れそして出力として供給されつつある画素値を表し、そして該値"y1"は該画像内の前の水平の画素値を表す。該画像の縁では $y_1$ と $y_0$ は入手出来ないことが分かるが、従ってこの様な入手出来ない値用には"黒(black)"のルーマレベルが使用される。

もし水平の尺度変換が必要な場合は、加重平均実施部が水平の尺度変換回路220に使用される。例えば、表1は、7／8の比である640対560の尺度変換用のa1とb1として使用される係数値みならず速度変換器109用のバリッド（valid）／インバリッド（invalid）を識別するエルエムバイデー（LMVD）制御信号も提供している。

表1ー水平のルーマの尺度変換係数

画素番号 {エムオーダー(mod) 8}	a1	b1	エルエムバイデー (LMVD)
0	0	1	0
1	1	0	1
2	14/16	2/16	1
3	11/16	5/16	1
4	9/16	7/16	1
5	7/16	9/16	1
6	5/16	11/16	1
7	2/16	14/16	1

垂直尺度変換回路230では、水平尺度変換出力231【ワイシー（yc）】が該先行ラインからのグラフィックスデータを記憶しているラインバッファー232に適用される。ラインバッファー232は垂直に隣接する画素値【ワイピー（yp）】を垂直尺度変換ブロック234に供給

する。式 $Ys=a2*yc+b2*yp$ に依り垂直及び水平尺度変換出力237【ワイエス（Ys）】を形成するために垂直尺度変換ブロック234は尺度変換係数ブロック236からの係数（a2, b2）を垂直に隣接する画素値（yc, yp）に適用する。該値”ワイシー（yc）”は尺度変換出力237【ワイエス（Ys）】を供給するために現在処理されつつある該画素値を参照するが、該値”ワイピー（yp）”は該前のラインからの垂直に隣接する画素値を参照する。該画像の縁ではワイシー（yc）とワイピー（yp）は入手出来ないことが分かるが、従ってこの様な入手可能でない値

用には”黒の”ルーマレベルが使用される。

ラインの記憶部の要求を減らすために、ワイピー (yp) がその元の 8 ビット値の 5 エムエスビーエス (MSBs) (最重要ビット) としてラインバッファ 2 3 2 内に記憶され、そしてワイシー (yc) は該現在の 8 ビットルーマ値である。ラインバッファ 2 3 2 用の該 5 ビット記憶サイズ (5-bit storage size) は該最終画像内へのアーチファクト (artifact) の招来を避けるために十分な精度を提供し、そしてこのラインバッファを実施するために必要なシリコン面積を減らすために 8 ビットの代わりに 5 ビットとするよう選ばれる。(ラインバッファ 2 3 2 内に記憶される例えば 5 ビット値の様なビットサイズと該 8 ビットの現在値とは、他の設計ではより少ないかより大きくしてもよいことは気付かれる。) 該条件と該加重係数、のみならず該対応するエルエムブイデー (LMVD) 信号は下記表 2 にリスト化されている。

表 2 – 垂直のルーマの尺度変換係数

$ yc* - yp  < 2$	ライン番号 {エムオーデー (mod) 6}	a2	b2	エルエム ブイデー (LMVD)
0	0	0	1	0
	1	1	0	1
	2	13/16	3/16	1
	3	10/16	6/16	1
	4	6/16	10/16	1
	5	3/16	13/16	1
1	0	0	1	0
	1	0	1	1
	2	0	1	1
	3	0	1	1
	4	0	1	1
	5	0	1	1

表 2 で、” ワイシー (yc) \* ” は現在の 8 ビットルーマ値ワイシー (yc) の最  
重要 5 ビットである一方、” ワイピー (yp) ” は該ラインバッファーに記憶され  
る垂直に隣接するルーマ値の該最重要 5 ビットである。 $|yc* - yp| < 2$  とラベルを付  
された列は、充たされると ” 1 ” とラベルを付された行から係数 (a2, b2) を供給  
し、そして充たされないと ” 0 ” とラベルを付された行から係数 (a2, b2) を供給  
する条件を表す。” ライン番号 ” とラベルを付された列は該アクチブなグラフィ  
ックス出力内の画素の垂直座標 (すなわち、6 ラインの 1 つ) を表す。” エルエ  
ムブイデ

ー (LMVD) ” とラベルを付された列はピーシーグラフィックス (PC graphics)  
データの各 6 ラインのどの 5 ラインが使用されるかを識別する制御信号を表す。  
ライン 0 用の係数はダミーの係数であるがそれは該フリッカ低減ブロック 108

が該尺度変換ブロック 106 からのデータを読む時ライン 0 の出力が該エルエム  
ブイデー (LMVD) 信号列の "0" でデイスエーブル (disable) になるからである。

本発明に依る条件付き尺度変換実施部はラインバッファ要求を減じて、それにより最終画像に現れる知覚されるアーチファクトを起こさせることなく所要シリコン面積を減少させる。この条件付き尺度変換スキーム (scheme) は 2 つの大きく対照的なルーマ値 (例えば、条件 = 0) がある場合と 2 つの近接したルーマ値 (例えば、条件 = 1) がある場合との間を区別させる。2 つの大きく対照的なルーマ値の場合を示す該条件が充たされない時は、表 2 の該係数を使用し、垂直に隣接するルーマ値の最重要 5 ビットを保持する 5 ビットのラインバッファを使用し、そして現在のルーマ値の該 8 ビット値を使用して、該 2 つのルーマ値の間の線形補間がマスク作用によって知覚可能なアーチファクトを起こさせない。線形補間は全てのデータが加重平均として該出力に貢献する様な仕方で情報の逸失を最小化するため使用されるので該出力では 1 つのラインも完全に消失することはない。2 つの非常に近接したルーマ値を示す条件が充たされた時は、表 2 の係数は該ラインバッファ内に記憶された比較的不正確な 5 ビットデータ (すなわち、 $b_2=1$  そして  $a_2=0$ ) を使用することなく該現在の 8 ビットルーマ値が直接該出力に渡されるようにする。もし不正確な 5 ビットデータが使用されることがあれば、この様なスムーズに変化するデータでの少ないマスク効果によりアーチフ

アクトは知覚可能になりそうになる。

上記では条件付き垂直尺度変換のみが表明されたが、水平尺度変換も又表 1 に示す係数を使用する簡単な加重平均に相対する条件付き加重平均として実施出来る。しかしながら、水平尺度変換実施部でラインバッファ記憶部は通常問題とならないので、本発明の条件付き加重平均実施部は製造に使用するシリコンの意味のあるスペース節約は提供しない。

図 2 B は水平尺度変換ブロック 252 と垂直尺度変換ブロック 254 とを含む、彩度尺度変換ブロック 106 b の実施例のブロック図である。インターレースされないグラフィックスの彩度値 {シービーシーアール (CbCr)} 251 が通常



のラスタースキャンによりなされる様な適当な速度でラインづつ彩度尺度変換ブロック 106 b に供給される。彩度尺度変換ブロック 106 b は尺度変換された彩度値 [シービーシーアールエス (CbCr<sub>s</sub>) ] 253 を出力として供給する。該水平尺度変換ブロック 252 はルーマ水平尺度変換ブロック 220 により実施された様に水平方向の隣接画素 [該彩度サブサンプリング (chroma subsampling) により 1 画素離れた 2 つの水平画素に対応する] の加重平均化を実行する。もし水平の解像度が同じである場合は、水平の彩度尺度変換は不要である。

垂直の彩度尺度変換ブロック 254 は垂直に隣接する彩度値の、無条件の加重平均化、又は条件付き加重平均化を実行する。ラインバッファを節約するために、該彩度尺度変換ブロック 106 b の垂直ライン選択回路 254 も又、フレームを垂直に 480 ラインから 400 ラインへ尺度変換するために各 6 本の垂直ラインから 5 本を単純に選択する。この技術は、人間の眼がピーシーグラフィックス (PC graphics) データ

のルーマ成分より彩度成分にはより鈍感であるため、適当な結果を提供する。各 6 本のラインから 5 本を選択することは全てのラインを直接出力する手順と等価である一方該ラインがバリッドであるかないかを示す制御信号を残す。結果として、ラインバッファは不要となり、更に所要シリコン面積を減少させる。表 3 は 6 本の垂直ラインからこの 5 本の選択をもたらすため使用されるシーエムブイデー (CMVD) 制御信号を示す。” 1 ” は該ラインがバリッドであることを示し一方 ” 0 ” は該ラインがインバリッドであることを示す。

表 3 — 垂直の彩度の尺度変換制御信号

ライン番号 {エムオーダー (mod) 6}	シーエムバイデー + (CMVD+) (偶数フレーム)	シーエムバイデー + (CMVD+) (奇数フレーム)	シーエムバイデー (CMVD)
0	0	0	0
1	1	0	1
2	0	1	1
3	1	0	1
4	0	1	1
5	1	0	1
6	0	0	0
7	0	1	1
8	1	0	1
9	0	1	1
10	1	0	1
11	0	1	1

表3で、該シーエムバイデー (CMVD) +制御信号は該垂直出力ラインがバリッドかバリッドでないかを示すため使用されそして偶数又は奇数フィールド用インターレース機構を組み入れる。動作時は、該シーエムバイデー (CMVD) +信号は偶数/奇数フレーム尺度変換用にイネーブルにされたラインのセット内のそれら奇数/偶数ラインをデイスエーブルにする。

該テレビジョン出力データ111が望ましい出力ライン速度 (output line rate) で提供されるようにレート変換器109は、適当なラインをテレビジョン出力インターフェース110に供給するために表1から3の該バリッド/インバリッド制御信号 {エルエムバイデー (LMVD)、シーエムバイデー (CMVD)} を使用する。尺度変換が含まれない時は、該ピーシー (PC) からの該テーブイ (TV) グラフィックス出力ライン速度はエヌテーエスシー (NTSC) /パル (PAL) テーブイ (TV) フォーマット用では31.469/31.250KHzである。480本の垂直ラインから400本の垂直ラインへの尺度変換が含まれる時、該ピーシ

ー (PC) からの該テーブイ (TV) グラフィックス出力ライン速度はエヌテーエスシー (NTSC) / パル (PAL) 用では 37.763 / 37.500 KHz に高められる。ライン速度のこの 1.2 (6 / 5) の因数増加 (factor increase) はテーブイ (TV) 動作の 5 本のライン (実際はインターレースされた後のテーブイ動作で 2.5 本のライン) の期間に 6 本のラインを作るグラフィックス出力を供給するために行われる。下記で説明する尺度変換はその 480 対 400 の垂直尺度変換の実行でピーシーグラフィックス (PC graphics) 入力の各 6 本のラインからテーブイ (TV) グラフィックスの 5 本のラインを発生するので、テーブイ (TV)

グラフィックス出力データの 5 本のライン (インターレースされた後の 2.5 本のライン) がテーブイ (TV) 動作の 5 本のライン (実際はインターレースされて 2.5 本のライン) の期間に利用可能である。

この順序が必要なのではないが、図 1 B に示す様に、フリッカ低減を実施する前に該コンピュータグラフィックスデータの尺度変換を実施することが望ましい。ピーシーグラフィックス (PC graphics) は、大抵のテーブイグラフィックスがしている様な、画像用に典型的な統計分布に従う傾向はないので、該尺度変換処理を最初に実施することは最終画像での垂直の相関を低下させる傾向はない。低下した垂直相関はピーシーグラフィックス (PC graphics) がインターレースされた後にフリッカを高める。事実、垂直尺度変換は幾つかの環境ではピーシーグラフィックス (PC graphics) 用の垂直相関を高めさえして、例えば、1 つの水平ラインは線形補間とサブサンプリングの後 2 本のよりコントラストの低下したラインとなる。垂直の相関を増加させるよう企てる次のフリッカ低減の有効性はもし尺度変換を全く実施されない場合より悪くはならない。もし尺度変換の前にフリッカ低減が行われる場合は、該尺度変換処理は垂直の相関を低下させ、該フリッカ低減の実施により供給される幾らか増加した垂直相関を取り除く。結果として、該フリッカ低減の有効性は減少し、尺度変換無しよりも尺度変換ありでより悪化したフリッカとなる。しかしながら、幾つかの場合で尺度変換の前にフリッカ低減を実施することが望ましいことが気付かれる。例えば、大きな尺度変

換因数 (scaling factor) が使用されそして解像度を保持することがフリッカの無い画像を作るより重要な場合、最後に尺度変換を実施することはより望ましい結果を産むようである。

図3Aは本発明に依るフリッカ低減実施部の実施例108のブロック図である。フリッカがワイシービーシーアール (YCbCr) データのルーマ {ワイ (Y)} 成分の高い垂直周波数により主として引き起こされる事実により、フリッカ低減は一般にピーシーグラフィックス (PC graphics) データの該ルーマ {ワイ (Y)} 成分のみに関して行われる。該尺度変換された {ワイエス (Ys)} 又は尺度変換されない {ワイ (Y)} 信号が入力バッファ302を通して入力信号301として該フリッカ低減フィルタ304に供給される。4本のラインバッファ312, 314, 316及び318が共に現在のライン値の前の4本のラインからの値を記憶するが、それはy0信号により表され、そして信号y1, y2, y3及びy4をフリッカ低減フィルタ304に供給する。ラインバッファ312はy0信号を受信しそして該y1信号を出力として供給する。ラインバッファ314は今度は該y1信号を受信しそして該y2信号を出力として供給する。ラインバッファ316は該y2信号を受信しそして該y3信号を出力として供給する。ラインバッファ318は該y3信号を受信しそして該y4信号を出力として供給する。式 $Y_r = a_0 * y_0 + a_1 * y_1 + a_2 * y_2 + a_3 * y_3 + a_4 * y_4$ に従うフリッカ低減された出力信号 {ワイアール (Yr)} を供給するためにフリッカ低減フィルタ304はフィルタ係数ブロック382からの係数 (a0, a1, a2, a3, a4) を適用する。

該値" y2" はフリッカ低減フィルタ304の出力として現在供給されつつある画素値を表す。該値" y3" と" y4" はy2の値を含んでいるラインに対し第1及び第2に前にあるラインからの垂直に隣接する画素値を表す。該値" y1" と" y0" はy2の値を含んでいるラインに対し第1及び第2に続いているラインからの垂直に隣接する画素値を表す。画像の縁

では該y0, y1, y2, y3及びy4の全ての値が使用するために入手可能とは言えないことに気付かれるが、従って該入手出来ない値は" 黒色の" ルーマレベルがセット

されるがそれは大抵のディスプレイは黒い背景を有するからである。又フリッカ低減フィルタ 304 の画像画素データ出力 [ワイアル (Yr) ] は画像画素データ入力 [ワイエス (Ys) ] に対し後れがあることが気付かれる。

フィルタ選択ブロック 350 はワイノワイエス (Y/Ys) ピーシーグラフィックス (PC graphics) データ信号 340、ラインバッファ 312 からの信号 342、ラインバッファ 314 からの信号 344、ラインバッファ 316 からの信号 346、ラインバッファ 318 からの信号 348 を受信する。減算器 352 がデータ信号 340 と信号 342 に接続される。減算器 354 が信号 342 と信号 344 に接続される。減算器 356 が信号 344 と信号 346 に接続される。減算器 358 が信号 346 と信号 348 に接続される。減算器 352、354、356 及び 358 により決定されるこれらルーマ信号の値の間の差に依って、リミタ (limiters) 362、364、366 及び 368 は論理レベル "1" "0" 又は "-1" をデシジョンコア (decision core) 372、374、376 及び 378 に供給する。振り返って、これらのデシジョンコアは、フリッカ低減フィルタ 304 により適用されるべき望ましい係数を選ぶフィルタ係数ブロック 382 に選択信号を供給するために論理ブロック 380 により解釈される出力を提供する。

フリッカ低減フィルタ 304 は該フィルタ選択ブロック 350 により処理されつつある 2 次元画像情報に依り変化されてもよい適応型フィルタ (adaptive filter) である。例えば、フリッカ低減フィルタ 304

は選択可能な係数を有するエフアイアール (FIR) (有限インパルス応答) フィルタで実現されてもよい。下記表 4 は 4 つのエフアイアールフィルタを有効に発生する係数の例をリスト化している。一定又はスムーズ変化の範囲用の直接通過モードは第 4 フィルタとして示されている。

表 4 - フィルタ係数

係数	フィルタ 1	フィルタ 2	フィルタ 3	フィルタ 4
a0	3/64	0	-6/64	0
a1	16/64	1/4	16/64	0
a2	26/64	1/2	44/64	1
a3	16/64	1/4	16/64	0
a4	3/64	0	-6/64	0

図 3 B は表 4 の係数により発生された別々のエフアイアールフィルタに付随する周波数応答の例を描いている。図 3 b で、応答 3 9 0 はフィルタ 4 に付随している。応答 3 9 2 はフィルタ 2 に付随している。応答 3 9 4 はフィルタ 3 に付随している。応答 3 9 6 はフィルタ 1 に付随している。図 3 B の該周波数応答チャートの縦軸は大きさ（デシベル）を表す、一方横軸は正規化されたライン周波数を表している。

図 3 A のフリッカ低減実施部 1 0 8 は画像範囲の性質に依り該 4 つのフィルタの 1 つを選ぶために適当な係数を選択する。該 4 つの減算器（3 5 2、3 5 4、3 5 6、3 5 8）と該 4 つのリミタ（3 6 2、3 6 4、3 6 6、3 6 8）の各対は一緒になって次ぎに述べる様に出力を該 4 つのデシジョンコア（decision core）（3 7 2、3 7 4、3 7 6、3 7 8）に供給する、すなわち（a）もしその減算が大きな正の数（例えば、

差  $\geq 32$ ）を作る場合は” 1 ”を、（b）もしその減算が小さな負の数（例えば、差  $\leq -32$ ）を作る場合は” -1 ”を、又は（c）もしその減算が 0 に近い数（例えば、 $32 > \text{差} > -32$ ）を作る場合は” 0 ”を供給する。次いで、該論理回路 3 8 0 が選ばれるべきフィルタを決定する前に、該 4 つのデシジョンコア（3 7 2、3 7 4、3 7 6、3 7 8）の各々は続く” 1 ”又は” -1 ”の長さを決定するが、それらは水平ライン／縁の長さに対応する。各デシジョンコアは下記の論理で実施されるが、すなわち

1. エックス（x）が現在の入力で、エックスピー（xp）が前の入力で、そし

てシー 1 (C1) がカウンタの内容である第 1 のカウンタでは、

1. 1 もし  $x=0$  そして  $x_p=0$  なら、 $C1=0$  をセットする。
1. 2 もし  $x=0$  そして  $x_p \neq 0$  なら、 $C1=0$  をセットする。
1. 3 もし  $x=1$  そして  $x_p=-1$ 、又は  $x=-1$  そして  $x_p=1$  なら、 $C1=1$  をセットする

。

1. 4 もし  $x=1$  又は  $-1$  そして  $x_p=0$  なら、 $C1=1$  をセットする。
1. 5 もし  $x=1$  又は  $-1$  そして  $x=x_p$  そして  $C1 < N$  (例えば、1 2) なら、 $C1=C1+1$  をセットする。
1. 6 もし  $x=1$  又は  $-1$  そして  $x=x_p$  そして  $C1=N$  (例えば、1 2) なら、 $C1=C1$  をセットする。

2. N 個のメモリアドレスのアレー (アドレスは 1 から N) では

2. 1 該メモリアレーを 0 に初期化する。
2. 2 もし 1. 2、1. 3、又は 1. 6 が起これば、アドレス C1 のメモリーに C1 を書き込む (セッティング前に)。
2. 3 全ての 2. 2 が行われなかったメモリアドレス全部に対し

て、アドレス 1 のメモリーには 0 をそして  $AD < N$  であるアドレス ( $AD+1$ ) のメモリーにはアドレス AD の内容を書き込む。

3. エックス (x) が 2 のメモリアレーのアドレス N に於ける内容であり、シー 2 (C2) が第 2 カウンタの内容であり、そしてエム (M) がメモリーの内容である第 2 カウンタと該メモリーとでは、

3. 1 もし  $x=0$  であれば、 $C2=x$  とセットし、 $M=x$  とセットする。
3. 2 もし  $x=0$ 、 $C2 \neq 0$  であれば、 $C2=C2-1$  とセットする。
3. 3 もし  $x=0$ 、 $C2=0$  であれば、 $C2=0$  とセットする。

該論理回路 380 は該 4 つのデシジョンコア (372, 374, 376, 378) の出力を受信しそして係数のどのセットが選択されそしてフィルタ係数ブロック 382 によりフリッカ低減フィルタ 304 へ供給されるべきかを決定する。論理回路 380 はこの選択を下記の様に行うが、すなわち

1. もし全ての 4 つのデシジョンブロックが  $C2=0$  を有する場合は、第 4 のフィ



ルタを選ぶ。

2. もし該デシジョンブロックの何れか1つについて $C2 \neq 0$ そして $M=12$ であれば、第1のフィルタを選ぶ。

3. もしで $3 \leq M < 12$ である該デシジョンブロックからのMの少なくとも2つが等しくそしてこれらデシジョンブロックの各々について $C2 \neq 0$ である場合は、第2のフィルタを選ぶ。

4. これら以外の場合、第3のフィルタを選ぶ。

従って、本発明の適応型フリッカ低減実施部は典型的なテキストから或るライン又は縁のパターンを、そして一定値又はスムーズな変化の範囲から典型的テキストを際立たせるデシジョンメイキング回路 (decision making circuitry) を含んでいる。はっきりしたライン／縁が付随したパターンが検出される場合は何時も、厳しい (severe) フリッカを除去するため最良のフィルタが該厳しいフリッカを除去するよう使用される (例えば、フィルタ1)。もしテキストが決定されれば、高い解像度を保持するのみならず厳しさのより少ないフリッカを除去するために最良の2つのフィルタの1つが選択される (例えば、フィルタ2又はフィルタ3)。もし一定している範囲又はスムーズに変化する範囲が検出される場合は、直接通過モードが選択される (例えば、フィルタ4)。この仕方では、2次元の適応型機構に基づいて種々のフリッカ低減フィルタを選ぶことによりより良い全般的品質の画像が達成される。最終信号のフリッカを低減された信号の主要成分 $Y_r$ は信号 $y_2$ に適用された係数 $a_2$ により供給されること、そしてフィルタ4は $y_2$ の値を通過することが表4を参照すると分かる。従って、本発明に依ると、画像のその部分用に適当なフィルタを選択するために処理されそして出力されつつある値の付近で2次元の窓が使用される。換言すれば、テキスト、連続調の信号、そしてグラフィックスを含む混合画像の様な、同じ画像内でフリッカが無くそして高解像度であると言う両要求を充たすよう高い全般的品質を達成するために、本発明はそのフリッカ低減フィルタの特性を適応式に変化させるフリッカ低減実施部を提供する。

垂直画素パターン条件の他に、水平画素パターン条件も又フリッカでは重要な

役割を演ずる。例えば、単一画素の水平ラインの範囲ではフリッカが厳しいが、一方該フリッカはテキストの範囲では厳しくない。該適応型のプロセスは毎画素ベースで複数のフリッカフィルタから適当な選択を行うために現在処理されている画素を含む2次元窓を見てそしてそ

の画素の付近を評価するデシジョン回路に基づいている。（この適応型のプロセスは又画素グループ用にも又はサブピクセル（sub-pixel）ベースでも適応型の選択を行うようにも実施され得ることが分かる。）この様な2次元の適応型のスキーム（scheme）は典型的グラフィックス画像がそのフリッカの分布の意味では均質でないことを認識する。本発明は画像の各部分で結果として解像度対フリッカ低減の最良のトレードオフ（trade off）を提供するフリッカ低減フィルタを多数の選択可能なフィルタから選択することにより画像品質を改良する。

図5は漸進的な走査フォーマット502とインターレースされるフォーマット510とでの画素構成例を描いている。漸進的な走査フォーマット502では。水平ライン504と対角ライン506とは1つのフレーム内に描かれる。インターレースされたフォーマット510に変換されると、該水平ライン504は第1のフィールド511aの水平ライン512に行き該単一画素水平ライン504からの如何なる画素も第2のフィールド511b内には行かない。インターレースされたフォーマット510に変換されると、対角ライン506は第1のフィールド511aの画素514aと第2のフィールド511bの画素514bに行く。従って、2次元の窓にフィルタ選択を備えることにより、本発明はフィルタパラメータ選択時に垂直及び水平の両画素条件に適応しそして画素条件の広い範囲に対してフリッカ低減を大いに改善出来る。

フリッカ低減を改善するために、上記説明の論理回路380とデシジョンコア372、374、376、及び378の例で提供される、該2次元窓はスライドする（sliding）2次元窓である。現在処理されそして出力されつつある該画素の何れかの側での該2次元窓内の水平画素の数

は該画像が処理されるにつれて水平にスライド又は適応する。該2次元窓は現在

処理される画素が該窓の境界の中又は上にある限り該水平方向に何れの位置にあってもよい。該2次元窓は出力y2付近で垂直方向に中心に位置されるが、もし望むならばそれは垂直方向にスライドされてもよい。このスライドする窓が望ましいことを図6Aと6Bにより説明する。

図6Aは本発明に依る水平ライン602に関するスライドなしの2次元窓610の図である。該水平ライン602は該フリッカ低減フィルタ304により現在処理されそして出力されつつある画素604を含む。画素604は、例えば、水平ライン602の第2画素とする。中心に位置付けされた又はスライドしない2次元窓610を使用して、上記説明の様に窓610の内の水平ライン602は余りに短くてフィルタ1を使用するための要求を充たさず、フィルタ2が使用される。

図6Bは本発明に依る、水平ラインに関してスライドする2次元窓620の図である。スライドする2次元窓620は左ヘシフトしてフィルタ1を使用するための要求が充たされるのに十分な程水平ライン602を含んでいる。同様に、水平ライン602の端部にある画素を処理する時は、該スライドする窓620は右ヘシフトする。結果として、スライド窓620を使用することにより、全部の水平ライン602は、望ましいフィルタ1を使用して処理される。対照的に、スライドしない、又は中心に位置付けられた2次元窓610を使用すると、水平ライン602は左及び右の部分はフィルタ2でフィルタされそして中央部分はフィルタ1でフィルタされるという3つの異なる条件で処理される。

今図3Cを参照すると、フリッカ低減フィルタ304用のフィルタ3

20の実施例が描かれている。この実施例は表4にリスト化された係数により選択可能な4つの5本タップ(5-tap)のエフアイアール(FIR)フリッカ低減フィルタを提供する。加算器342は $1/4$ 除算器322を通して信号y1を受信し、 $1/2$ 除算器324を通して信号y2を受信し、そして $1/4$ 除算器326を通して信号y3を受信する。加算器344は $-3/32$ 除算器336を通して入力信号y0を受信し、 $6/32$ 除算器334を通して入力信号y2を受信し、そして $-3/32$ 除算器332を通して入力信号y4を受信する。加算器344の出力は $-1/2$ か1か何れかの

因数 (factor) "p" を印加する乗算器 3 4 8 に印加される。加算器 3 4 6 は加算器 3 4 2 と乗算器 3 4 8 の出力を受信する。マルチプレクサ {エムユーエックス (MUX) } 3 2 5 は入力信号 y2 を受信し、加算器 3 4 6 からの出力を受信し、そして選択 {エスイーエル (SEL) } 信号を受信する。エムユーエックス 3 2 5 の出力は上記説明のフリッカ低減フィルタ 3 0 4 用の式に従う。フィルタ 3 2 0 では、SEL=0 の時、表 4 のフィルタ 4 の係数が選択される。もし SEL=1 そして  $p=-1/2$  の場合は、表 4 のフィルタ 1 の係数が選択される。もし SEL=1 そして  $p=1$  の場合は、表 4 のフィルタ 3 の係数が選択される。最後に、もし SEL=1 そして  $p=0$  の場合は、表 4 のフィルタ 2 の係数が選択されフィルタ 3 が選択される。このハイタップ (high tap) フィルタ設計は種々のフリッカ条件用に改善されたフリッカ低減結果を用意する。

フリッカ低減実施部の設計での 1 つの関心はラインの記憶部に要するシリコンの面積を最小にするためにラインの記憶部 (例えば、より小さなビットサイズ又はより少数のライン用バッファ) を最小化することである。ライン記憶部用の 1 つの選択は図 3 A の該 4 本のラインのバッ

ファ (実際は 4 本のラインに N 画素をプラスしたもの) の各セルを 8 ビットの精度に割り当てることである。このライン用記憶部の割り当ては機能するが、ライン記憶部サイズはフリッカ低減実施部のシリコン面積への影響が著しく、そしてこのライン記憶部の割り当ては大きな量のシリコン面積を取る傾向がある。従って、ライン記憶部を最小化する一方出力の品質 (例えば、変化しない又は知覚されない) を保持することが望ましい。

本発明により思考されたこのビット節約機構は、画像の急速変化する範囲での不精確度 (又は誤差) はマスク効果のためより知覚されにくいと言う事実を認識し、そしてそれを利用している。このマスク効果は、幾つかの元のデータの幾つかの最重要ビット {エムエスビーエス (MSBs) } のみを保持することによりビットを節約することを可能にしている。このより精度の低いデータはマスク作用が強い (high) 急速変化範囲では適当であるが、マスク作用が弱い (low) スムーズ変化範囲では典型的に不適当である。

図 3 A に描かれた適応型フリッカ低減実施部は該グラフィックスのスムーズに変化する範囲のデータを直接通過させるために第 4 のフィルタを使用するので、該直接通過するデータのみが高度に精確に保たれるにちがいない。結果として、ライン記憶部構成と関連減算回路は最終画像品質に悪い影響を与えることなくシリコン面積を節約するよう選択される。例えば、現在のルーマ (luma) 値用の入力バッファ 302 は  $8 \times N$  (例えば、 $N=12$ ) ビットである。該ラインバッファ 312 は  $4 \times 640$  ビットである。該ラインバッファ 314 は  $7 \times 640$  ビットである。該ラインバッファ 316 は  $4 \times 640$  ビットである。そして該ラインバッファ 3

18 は  $3 \times 640$  ビットである。該ビット数は実施されるよう選ばれた設計に依りより少なく或いはより多くなることが分かる。

$y_4, y_3, y_2, y_1$  が現在のラインからの入力である  $y_0$  に対して第 4 番と、第 3 番と、第 2 番と、第 1 番に前にあるラインからの入力であるこのライン記憶部の構成では、該フィルタ選択ブロック 350 の減算器 (352, 354, 356, 358) 及びリミタ (362, 364, 366, 368) は次ぎの様に作動するが、すなわち

1. もし  $y_4 - y_3 > 2$  である場合 [ここで  $y_4$  は最下位ビット (LSB) に 0 を付属させることにより元の 3 ビット値から変形されたものであるが、 $y_4$  及び  $y_3$  は 4 ビット値]、該第 1 リミタは 1 を与える。もし  $y_4 - y_3 < -2$  の場合、それは -1 を与える。他の場合は、それは 0 を与える。

2. もし  $y_3 - y_2 > 16$  である場合 [ここで  $y_3$  は最下位 3 ビット (3 LSBs) に 0 を付属させることにより元の 4 ビット値から変形されたものであるが、 $y_3, y_2$  は 7 ビット値]、該第 2 リミタは 1 を与える。もし  $y_3 - y_2 < -16$  の場合、それは -1 を与える。他の場合は、それは 0 を与える。

3. もし  $y_2 - y_1 > 16$  である場合 (ここで  $y_1$  は最下位 3 ビットに 0 を付属させることにより元の 4 ビット値から変形されたものであるが、 $y_2, y_1$  は 7 ビット値)、該第 3 リミタは 1 を与える。もし  $y_2 - y_1 < -16$  の場合、それは -1 を与える。他の場合は、それは 0 を与える。

4. もし $y1-y0>32$ である場合（ここで $y1$ は最下位4ビットに0を付属させることにより元の4ビット値から変形されたものであるが、 $y1, y0$ は8ビット値）、該第4リミタは1を与える。もし $y1-y0<32$ の場合、それは-1を与える。他の場合は、それは0を与える。

このライン記憶部の構成は該 $y1$ のラインの記憶部が4ビットでありそ

して該 $y2$ ラインの記憶部が7ビットであることにより誤差を導入してしまうことはない。誤差導入しないよう該7ビットラインデータを該4ビットラインデータ内に動かすことを避けるために、本発明は該バリッドな出力ラインの半分を保証するのみによってインターレースする要求を利用している。

図3Dはこれらのインターレースする要求を利用することによって所要ラインバッファを減少させる本発明に依るラインバッファ実施部305のブロック図である。現在の入力ラインバッファ302は $8 \times 12$ ビットである。ラインバッファ312は $4 \times 640$ ビットである。ラインバッファ314は $7 \times 640$ ビットである。ラインバッファ316は $4 \times 640$ ビットである。そしてラインバッファ318は $3 \times 640$ ビットである。マルチプレクサ {エムユーエックス (MUX) } 315が現在の入力バッファ302とラインバッファ312及び314の間に接続されている。振り返って、もう1つのエムユーエックス (MUX) 317はラインバッファ312と314の出力とラインバッファ316への入力とを受信する。SEL=0の時、ラインバッファ312はデータを入力しそして出力する一方、ラインバッファ314はその前のデータを保持する。インターレース動作の後偶数のフィールドへ移る偶数のフレーム用には、偶数の現在値 {ワイノワイエス (Y/Ys) } ライン用にはSEL=1であり、そして奇数の現在値 {ワイノワイエス (Y/Ys) } ライン用にはSEL=0である。反対に、インターレース動作後奇数のフィールドへ移る奇数のフレーム用には、偶数の現在値 {ワイノワイエス (Y/Ys) } ライン用にはSEL=0であり、そして奇数の現在値 {ワイノワイエス (Y/Ys) } ライン用にはSEL=1である。この技術は適当なライ

ン値がバリッドなラインタイミングで適当なラインバッファにあるようもたら

してくれる（すなわち、偶数フレーム用に偶数ラインそして奇数フレームに奇数ライン）。

図3Dも又ラインバッファ実施部305の出力信号（ $y_0, y_1, y_2, y_3$ そして $y_4$ ）とフィルタ選択ブロック350へ供給される相関入力信号（340, 342, 344, 346そして348）との間のタイミングの差を示す。該呼称“ $n$ ”は基準時刻に印加されつつある信号を引用し、そして呼称“ $n-12$ ”は12クロックサイクルだけ早い時刻に印加されつつあった信号を引用する。これらのタイミングの差は、フリッカ低減フィルタ304用に選択されたフィルタが現在処理されつつある画像の部分用に適当なように、該フィルタ選択回路350が出力信号をフィルタ係数ブロック382に供給するに要する時間を考慮している。これらのタイミング差は望まれた特定の実施部用には変形され設計されてもよい。

このラインバッファ節約機構は該フリッカ低減アルゴリズムからの全てのフレーム出力が必ずしも必要ではないと言う事実から有利である。フリッカ低減されたピーシーグラフィックス（PC graphics）のフレームは適当なテレビ（TV）動作にはインターレースされねばならないので、インターレースされていないものからインターレースされたものへの変換時に偶数の／奇数のフレーム中の奇数の／偶数のラインは実際は捨てられる。偶数の／奇数のフレームの偶数の／奇数のラインでバリッドな出力が供給される限り、該偶数の／奇数のフレームのインバリッドな奇数の／偶数のライン上の出力の精度は問題にはならない。

図4Aは本発明に依るラインバッファ節約設計の代替のフリッカ

低減実施部400の図である。ラインバッファ内の個別ラインからの値を記憶する代わりに、この代替の実施部は幾つかのライン用に個別ラインからの値の積の部分的和のみの値を記憶する（フィルタ作用は係数と入力の積の和と見なされ得る）。これを行うために、図3Aで描かれた第1の5タップフィルタは“事前スムーズ化（pre-smoothing）”と呼ばれる3タップエフアイアルローパスフィルタ（3-tap FIR low-pass filter）、と“ベースフィルタ（base filter）”と呼ばれる3タップエフアイアルローパスフィルタ（3-tap FIR low-pass filter）とに分解される。第2の5タップフィルタは“事前強調（pre-emphasis



）”と呼ばれる3タップエフアイアールハイパスフィルタ、と同じ3タップエフアイアールローパスベースフィルタとに分解される。上記説明の同様な適応型デシジョン回路を用いて、該バッファー節約適応型フリッカ低減設計は、信号を該ベースフィルタに印加する前に、該事前スムーズ化又は該事前強調のフィルタに依るか又は該事前スムーズ化及び該事前強調の両者をバイパスすることに依るかどちらかを選ぶ。バイパスモードをの追加により、図3 Aに関して説明された該4つのフィルタが実現される。

フリッカ低減フィルタ446は現在の入力バッファー440からの信号入力 $y_0$ を受信し、該 $y_0$ ラインに対して第1に前のライン用のラインバッファー442から信号 $y_1$ を受信し、該 $y_0$ ラインに対して第2に前のライン用のラインバッファー444から信号 $y_2$ を受信し、そして式出力 $=a*y_0+b*y_1+c*y_2$ により表される出力を供給するためにフィルタ係数ブロック482から係数(a, b, c)を受信する。この出力はバッファー447とベースフィルタ448との供給される。又ベースフィルタ448はバッ

ファー447からの出力を受信し、そして今度は出力をマルチプレクサ〔エムユーエックス(MUX)〕484に供給する。エムユーエックス(MUX)484はこの出力と該ラインバッファー442からの信号 $y_1$ とを受信し、そして論理回路480から受信した制御信号483に依ってフリッカ低減された出力 $Y_r$ を供給する。

又フリッカ低減実施部400は係数選択回路450を備えるが、それは減算器452と454、リミタ462と464、デシジョンコア472と474そして論理回路480を有している。減算器452は尺度変換された又は尺度変換されない入力〔ワイノワイエス( $Y/Y_s$ )〕434とラインバッファー442からの出力432とを受信する。減算器454はラインバッファー442からの出力432とラインバッファー444からの出力436とを受信する。係数選択回路450は信号481をフィルタ係数ブロック482に供給するが、該ブロックはどのフィルタが選択されるか、すなわち、事前スムーズ化か、事前強調か、又は何もなし(バイパス)かに依って適当な係数〔エイ、ビー、シー(a, b, c)〕を供給する。該制御信号483がエムユーエックス484が該 $y_1$ ラインバッファーの内

容を直接渡すべきことを示すのでなければ該ベースフィルタ 4 4 8 が適用される。表 5 は事前スムーズ化フィルタ、事前強調フィルタ、及びベースフィルタの形で該フィルタ係数 { エイ、ビー、シー (a, b, c) } をリスト化している。

表 5ーラインバッファー節約実施部用フィルタ係数

係数	事前スムーズ化	事前強調	ベース
a	3/16	-6/16	1/4
b	10/16	28/16	2/4
c	3/16	-6/16	1/4

フリッカ低減フィルタ 4 4 6 とベースフィルタ 4 4 8 とで 2 段階でフィルタを実施することにより、該フリッカ低減実施部 4 0 0 は 4 つの異なるフィルタ選択を有する 5 タップフィルタを提供する。図 4 A のフリッカ低減実施部 4 0 0 では、該フロントエンド (front end) で該ラインバッファーはバッファー 4 4 0 用に 8×12 ビットをセットし、バッファー 4 4 2 用に 7×640 ビットをセットしそしてバッファー 4 4 4 用に 4×640 ビットをセットする。該 4 つのフィルタの選択は次ぎの様である、すなわち (1) 事前スムーズ化+ベース、(2) ベースのみ、(3) 事前強調+ベース、そして (4) 何もなしである。これら 4 つの選択は、図 3 B で周波数応答チャートに関して描かれているそして表 4 で係数により表されているフィルタ 1、フィルタ 2、フィルタ 3、そしてフィルタ 4 に類似している。このラインバッファー節約実施部は、インターレースされないものからインターレースされたもののフリッカ低減フィルタ実施部の適用のために、n-1 個のラインバッファーの解の代わりに、n-2 個のラインバッファーしか記憶部用を使用しない n-タップ垂直フィルタの実施に使用されることが分かる。

図 4 B を参照すると、ラインバッファーの要求を削減するために図 4 A の該ラインバッファー節約実施部 4 0 0 のラインバッファー 4 4 7 と

ベースフィルタ 4 4 8 用に使用されてもよいフィルタ 4 1 0 の実施例が描かれている。入力 4 0 2 は乗算器 4 1 2 と乗算器 4 1 6 とに供給される。加算器 4 2 2

は乗算器 4 1 2 の出力と乗算器 4 1 4 の出力とを受信する。ラインバッファー 4 2 0 は加算器 4 2 2 からの出力を受信する。加算器 4 2 4 はラインバッファー 4 2 0 からの出力を受信し、乗算器 4 1 6 からの出力を受信し、乗算器 4 1 4 に入力を供給し、そして全体のベースフィルタ出力 4 0 3 を供給する。乗算器 4 1 2 は因数” b ” を有する。乗算器 4 1 4 は因数” c ” を有する。乗算器 4 1 2 は因数” a ” を有する。下記の表 6 はライン番号が” 0 ” か” 1 ” に依って乗算器のチャートを提供する。

表 6 ーベースフィルタ乗数

ライン番号 {エム オーダー (mod) 2}	a	b	c
0	1/4	1	0
1	1/4	1/2	1/4

図 4 A でラインバッファー 4 4 7 とベースフィルタ 4 4 8 の直接的な (straight forward) 実施部用の場合の様に、2 つの異なるラインバッファーの 2 本の前のラインを何時も (all of the time) 保つ代わりに、フィルタ 4 1 0 は偶数の／奇数のフレームの奇数の／偶数のライン時間の間バッファー 4 2 0 内に 1 つの 8 ビット値として記憶される積の部分和を使用する。該 8 ビット値は該ハイパスの事前強調フィルタからの負の入力及び範囲外で正の入力の両者 (both the negative and out of range positive input) を表す。結果として、特定数のビットはより小さいかより大きいけれども、元の信号入力の幾つかの最下位ビットは捨

てられる。図 4 B のこのフィルタ設計の使用により、2 つのラインバッファーの代わりに唯 1 つのラインバッファーしか必要でなくなる。

【図1】




Figure 1A

【図1B】




Figure 1B

【図2】




Figure 2A

【図2】




Figure 2B

【図3】




Figure 3A

【図3】




Figure 3B

【図 3】




Figure 3C

【図 4】




Figure 4B



【図 3】




Figure 3D

【図4】




Figure 4A

【図5】




Figure 5

【図6】




Figure 6A




Figure 6B

【国際調査報告】

INTERNATIONAL SEARCH REPORT

International Application No.

PCT/US 98/12816

A. CLASSIFICATION OF SUBJECT MATTER  
IPC 6 G09G1/16

According to International Patent Classification (IPC) or to both national classification and IPC

B. FIELDS SEARCHED

Minimum documentation searched (classification system followed by classification symbols)

IPC 6 G09G H04N G06T

Documentation searched other than minimum documentation, to the extent that such documents are included in the fields searched

Electronic data base consulted during the international search (name of data base and, where practical, search terms used)

C. DOCUMENTS CONSIDERED TO BE RELEVANT

Category	Citation of document, with indication, where appropriate, of the relevant passages	Relevant to claim No.
X	EP 0 588 499 A (FUJITSU LTD) 23 March 1994	19-27, 29-33, 38,39
A	see abstract  see column 3, line 43 - column 6, line 3 see column 9, line 36 - column 14, line 12 see column 15, line 12 - column 18, line 35 see column 39, line 29 - column 40, line 48 see figures 2,4-12,15,18 see figures 23,27,28 --- -/--	1-18,28, 34-38

☒ Further documents are listed in the continuation of box C.

☒ Patent family members are listed in annex.

2. Special categories of cited documents:

- "A" document defining the general state of the art which is not considered to be of particular relevance
- "E" earlier document but published on or after the international filing date
- "I" document which may throw doubts on priority claim(s) or which is cited to establish the publication date of another citation or other special reason (as specified)
- "O" document referring to an oral disclosure, use, exhibition or other means
- "P" document published prior to the international filing date but later than the priority date claimed

"T" later document published after the international filing date or priority date and not in conflict with the application but cited to understand the principle or theory underlying the invention

"X" document of particular relevance; the claimed invention cannot be considered novel or cannot be considered to involve an inventive step when the document is taken alone

"Y" document of particular relevance; the claimed invention cannot be considered to involve an inventive step when the document is combined with one or more other such documents, such combination being obvious to a person skilled in the art.

"S" document member of the same patent family

Date of the actual completion of the international search

26 November 1998

Date of mailing of the international search report

04/12/1998

Name and mailing address of the ISA

European Patent Office, P.B. 5818 Patentlaan 2  
NL - 2280 HV Rijswijk  
Tel. (+31-70) 340-2040, Tx. 31 651 epo nl,  
Fax (+31-70) 340-3016

Authorized officer

Cochonneau, O

# INTERNATIONAL SEARCH REPORT

International Application No.  
PCT/US 96/12815

C.(Continuation) DOCUMENTS CONSIDERED TO BE RELEVANT		
Category	Citation of document, with indication, where appropriate, of the relevant passages	Relevant to claim No.
Y A	W0 96 36037 A (3DO CO) 14 November 1996 see abstract see page 7, line 1 - line 21 see page 9, line 23 - page 11, line 3 see page 18, line 3 - page 23, line 28 see page 33, line 3 - page 34, line 5 see page 39, line 33 - page 42, line 41 see page 47, line 23 - page 52, line 27 see figures 1-3 ---	1-3,5-39 4
Y	W0 96 35203 A (APPLE COMPUTER) 7 November 1996 see abstract see page 2, line 24 - page 5, line 32 see figures 1-3 ---	1-3,5-39
A	EP 0 710 925 A (IBM) 8 May 1996 see abstract see page 1, line 26 - line 51 see page 3, line 45 - page 13, line 7 see figures 1-3,5-13,16 ---	1,19-39
A	EP 0 630 154 A (HITACHI LTD) 21 December 1994 see abstract see column 2, line 49 - column 4, line 8 see column 4, line 41 - column 8, line 35 see figures 2-6 ---	1,19-39
A	US 5 619 226 A (CAHILL III BENJAMIN M) 8 April 1997 see abstract see column 2, line 59 - column 4, line 2 see column 10, line 51 - column 14, line 67 see figures 7-10 -----	1,19-39

Form PCT/ISA/210 (continuation of second sheet) (July 1992)

# INTERNATIONAL SEARCH REPORT

Information on patent family members

International Application No  
PCT/US 98/12816

Patent document cited in search report		Publication date	Patent family member(s)	Publication date
EP 0588499	A	23-03-1994	JP 2585957 B	26-02-1997
			JP 6118925 A	28-04-1994
			AU 681743 B	04-09-1997
			AU 1360195 A	04-05-1995
			AU 659334 B	11-05-1995
			AU 4468493 A	24-03-1994
			CA 2104249 A	19-02-1994
			CN 1084988 A	06-04-1994
			KR 9615391 B	11-11-1994
WO 9636037	A	14-11-1996	AU 5731296 A	29-11-1996
WO 9635203	A	07-11-1996	AU 5635996 A	21-11-1996
			EP 0769183 A	23-04-1997
			JP 10503073 T	17-03-1998
EP 0710925	A	08-05-1996	US 5790714 A	04-08-1998
			JP 8249462 A	27-09-1996
EP 0630154	A	21-12-1994	JP 7007723 A	10-01-1995
			US 5534934 A	09-07-1996
US 5619226	A	08-04-1997	US 5754162 A	19-05-1998
			US 5629719 A	13-05-1997
			US 5694148 A	02-12-1997
			US 5694149 A	02-12-1997
			US 5717436 A	10-02-1998
			US 5682179 A	28-10-1997
			US 5831592 A	03-11-1998
			US 5784046 A	21-07-1998

---

フロントページの続き

(81) 指定国 EP(AT, BE, CH, CY, DE, DK, ES, FI, FR, GB, GR, IE, IT, LU, MC, NL, PT, SE), EA(AM, AZ, BY, KG, KZ, MD, RU, TJ, TM), AL, AU, BA, BB, BR, CA, CN, CU, CZ, EE, GE, GH, GM, GW, HU, ID, IL, IS, JP, KE, KP, KR, LC, LK, LR, LS, LT, LV, MG, MK, MN, MW, MX, NO, NZ, PL, RO, SD, SG, SI, SK, SL, TR, TT, UG, VN, YU, ZW

【要約の続き】

は1つの解像度からもう1つへの画像変換に、そしてインターレースされてないフォーマットからインターレースされたフォーマットへ変換された画像でのフリッカ低減に、より一般的に適用可能である。